1:5 Differential (LV)PECL/(LV)ECL/
HSTL Clock and Data Driver
Functional Diagram
VCC
VCC
Q0
45kΩ 45kΩ
Q0
CLK
Q1
CLK
Q1
30kΩ 45kΩ
Q2
VEE
VEE
0
Q2
VCC
1
Q3
45kΩ
Q3
SCLK
VCC
Q4
30kΩ
VCC
VEE
30kΩ
Q4
SEL
30kΩ
Q
EN
D
VBB
30kΩ
30kΩ
VEE
VEE
VCC
MAX9316A
10 ______________________________________________________________________________________