SDA6001 데이터 시트보기 (PDF) - Micronas
부품명
상세내역
일치하는 목록
SDA6001 Datasheet PDF : 433 Pages
| |||
SDA 6000 / SDA 6001
PRELIMINARY DATA SHEET
Version 3.00
10
10.1
10.2
10.3
10.3.1
10.3.2
10.3.3
10.4
10.4.1
10.4.2
10.5
10.5.1
10.5.2
10.5.3
10.6
10.6.1
10.7
10.7.1
10.7.2
10.7.3
10.7.4
10.7.5
10.7.6
10.7.7
10.7.8
10.7.9
10.7.10
10.7.11
10.7.12
10.7.13
10.8
10.8.1
10.8.2
10.8.3
Display Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 3
General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 4
Screen Alignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 5
Layer Concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 7
Overlapped Layers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 8
Embedded Layers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 10
Transparency in Screen Background Area . . . . . . . . . . . . . . . . . . 10 - 11
Input and Output Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 14
Input Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 15
Output Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 16
Initialization of Memory Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 20
Transfer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 20
Transfer Areas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 23
Italic Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 28
Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 30
Special Function Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 30
Description of Graphic Accelerator Instructions . . . . . . . . . . . . . . . . . 10 - 33
Screen Attributes (SAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 35
Startaddress of Layer 1 (FBR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 38
Size of Layer 1 (FSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 38
Startaddress of Layer 2 (DBR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 39
Size of Layer 2 (DSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 39
Display Coordinates of Layer 2 (DCR) . . . . . . . . . . . . . . . . . . . . . 10 - 40
Contents of CLUT (CLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 41
Clipping Coordinates (CUR and CBR) . . . . . . . . . . . . . . . . . . . . . . 10 - 41
Source Descriptor for Data Transfer (SDR) . . . . . . . . . . . . . . . . . . 10 - 43
Source Size of Transferred Memory Area (TSR) . . . . . . . . . . . . . . 10 - 44
Destination Size of Transferred Memory Area (TDR) . . . . . . . . . . 10 - 45
Offset of Transferred Memory Area (TOR) . . . . . . . . . . . . . . . . . . 10 - 46
Attributes of Transfer (TAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 47
Digital RGB interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 49
General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 49
Ports used for digital RGB Interface . . . . . . . . . . . . . . . . . . . . . . . 10 - 50
Registers used for the digital RGB interface . . . . . . . . . . . . . . . . . 10 - 51
11
D/A Converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 - 3
11.1 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 - 4
12
12.1
12.2
12.2.1
12.3
12.4
Slicer and Acquisition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 - 3
General Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 - 4
Slicer Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 - 5
Distortion Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 - 7
H/V-Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 - 8
Acquisition Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 - 9
-4
Micronas
Share Link: 