datasheetbank_Logo
전자부품 반도체 검색엔진( 무료 PDF 다운로드 ) - 데이터시트뱅크

SDA6001 데이터 시트보기 (PDF) - Micronas

부품명
상세내역
일치하는 목록
SDA6001 Datasheet PDF : 433 Pages
1 2 3 4 5 6 7 8 9 10 Next Last
SDA 6000 / SDA 6001
PRELIMINARY DATA SHEET
Version 3.00
7.3.4.1
7.3.4.2
7.3.4.3
7.3.5
7.3.6
7.3.7
7.4
7.4.1
7.4.2
7.4.3
7.4.4
7.4.5
7.4.6
7.4.7
7.5
7.5.1
7.5.2
7.5.3
7.5.4
7.6
7.6.1
7.6.2
8
8.1
8.2
9
9.1
9.1.1
9.1.2
9.2
9.3
9.3.1
9.3.1.1
9.3.1.2
9.3.1.3
9.3.2
9.3.3
9.3.3.1
9.3.3.2
Serial Frames for Autobaud Detection . . . . . . . . . . . . . . . . . . . . . 7 - 65
Baud Rate Selection and Calculation . . . . . . . . . . . . . . . . . . . . . 7 - 68
Overwriting Registers on Successful Autobaud Detection . . . . . 7 - 70
ASC Hardware Error Detection Capabilities . . . . . . . . . . . . . . . . . . 7 - 71
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 72
Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 73
High Speed Synchronous Serial Interface . . . . . . . . . . . . . . . . . . . . . . 7 - 83
Full-Duplex Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 87
Half Duplex Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 90
Continuous Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 91
Port Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 92
Baud Rate Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 92
Error Detection Mechanisms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 93
Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 96
I2C-Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 101
Operational Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 101
The Physical I2C-Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 102
Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 105
Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 107
Analog Digital Converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 121
Power Down and Wake Up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 121
Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 122
Clock System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 3
General Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 4
Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 6
Sync System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 3
General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 4
Screen Resolution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 4
Sync Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 6
Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 7
Double Resolution combined with interlaced video signals Ionly SDA6001) 9
- 17
Sync rasters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 17
50Hz/100Hz Mode (ABAB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 18
100 Hz Mode (AABB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 19
100 Hz Mode (AAAA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 20
Registers important for double resolution . . . . . . . . . . . . . . . . . . . . 9 - 20
Implementation details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 21
Field detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 21
Splitting of the frames(Layer1/Layer2) within frame buffer to display ras-
ter 9 - 23
-3
Micronas

Share Link: 

datasheetbank.com [ Privacy Policy ] [ Request Datasheet ] [ Contact Us ]