![](/html/Dallas/103304/page11.png)
DS1215
TIMING DIAGRAM: READ CYCLE ROM/RAM = VCCO
COEEÇÇÇÇÇÇI ÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇÇ
tCO
tOE
tRC
tRC
tAS
WEÉÉÉÉÉÉtASÉÉÉÉ
tOEE
tCOE
tRR
tOD
tRR
tODO
tAH
tAH
Q
OUTPUT DATA VALID
TIMING DIAGRAM: WRITE CYCLE ROM/RAM = VCCO
tWC
CEÇÇI ÇÇÇÇÇÇÇÇÇÇ
tCW
OEÇÇÇÇÇÇÇÇÇÇÇÇÇÇ
tWC
tOW
WEÇÇÇÇÇÇÇÇÇtAS ÇÇÇÇÇÇtAS
tDS
tDS
D
DATA IN STABLE
tWR
tWR
tAH
tAH
tDH
tDH
032697 11/15